全球设计服务领导厂商创意电子今日宣布推出每秒千兆位(Gbps, Gigabit per second) 等级的高速接口全方位量产解决方案，其包含了完整的硅智财(IP)、芯片布局、芯片与封装的协同设计(chip + package co-design)，及生产测试解决方案。 创意电子也已经利用此解决方案成功地帮助客户在高速网通、影像处理和手机等产品方面能够首次试产就成功。

消费性电子及通讯产品对于Gbps高速资料接口的需求已经非常普遍，例如DDR2/3、PCI-e、SATA、USB3.0、XAUI、及10G SERDES。然而产品经理在执行Gbps设计案时，常会遇到讯号完整性(signal integrity)、总线延迟控制(bus skew control)、时脉抖动补偿(system jitter compensation)、供电网络(power delivery network)、及降低整体功耗等种种挑战。由于一些额外电路效应都需要被考虑到，所以传统的ASIC芯片设计方法并不能有效地应付所有的挑战。这些电路效应包含了电路共振(network resonance)、传输线效应(transmission line effects)、及插入损失(insertion loss)。假设芯片整合、布局和生产测试计画事先没有被完善的规划，对完成后芯片的侦错处理将导致开发时间过长，那么上市时程的延误将无可避免。

「这个高速接口量产解决方案大幅降低了客户的高性能设计项目风险。」创意电子总经理暨营运长赖俊豪表示。「藉由我们的解决方案，客户将可预料设计案的及时成功，他们能像往常一样，缩短产品上市的时间，并获得更高的利润。」

创意电子的高速接口设计流程能使前面所述的问题在设计前期就全部解决，一旦芯片设计平面图规划好了，封装基板设计也将随之共同设计。ASIC设计者将能参考这个封装设计模型，以尽早验证最终设计规格。

创意电子最近自行设计成功的TSMC 40纳米G 制程PCI-e Gen2 IP也替高速接口全方位解决方案立下了一个里程碑。这个PCI-e Gen2 IP已经被验证可以达到1Gbps 到 6.25Gbps资料的传输速率，且每个信道的功耗少于100mW。此外，创意电子除了与世界一流硅智财供货商合作之外，也预计在今年底前陆续推出一系列Gbps接口的IP解决方案，包含了DDR2/3、SATA、USB3.0、XAUI、及10G SERDES。届时将能从IP、芯片设计、到封装和系统电路板设计，全方位提供客户更完整的高速接口设计解决方案。