1、器件选择

　　大部分数字IC生产商都至少能生产某一系列辐射较低器件，同时也能生产几种抗ESDI/O芯片，有些厂商供应EMC性能良好VLSI（有些EMC微处理器比普通产品辐射低40dB）；大多数数字电路采用方波信号同步，这将产生高次谐波分量。时钟速率越高，边沿越陡，频率和谐波发射能力也越高。因此，在满足产品技术指标前提下，尽量选择低速时钟。在HC能用时绝不要使用AC，CMOS4000能行就不要用HC。要选择集成度高并有EMC特性集成电路，比如：

　　* 电源及地引脚较近

　　* 多个电源及地线引脚

　　* 输出电压波动性小

　　* 可控开关速率

　　* 与传输线匹配I/O电路

　　* 差动信号传输

　　* 地线反射较低

　　* 对ESD及其他干扰现象抗扰性

　　* 输入电容小

　　* 输出级驱动能力不超过实际应用要求

　　* 电源瞬态电流低（有时也称穿透电流）

　　这些参数最大、最小值应由其生产商一一指明。由不同厂家生产具有相同型号及指标器件可能有显著不同EMC特性，这一点对于确保陆续生产产品具有稳定电磁兼容符合性是很重要。

　　高技术集成电路生产商可以提供详尽EMC设计说明，比如Intel奔腾MMX芯片就是这样。设计人员要了解这些并严格按要求去做。详尽EMC设计建议表明：生产商关心是用户真正需求，这在选择器件时是必须考虑因素。在早期设计阶段，如果ICEMC特性不清楚，可以通过一简单功能电路（至少时钟电路要工作）进行各种EMC测试，同时要尽量在高速数据传输状态完成操作。发射测试可方便地在一标准测试台上进行，将近场磁场探头连接到频谱分析仪（或宽带示波器）上，有些器件明显地比其他一些器件噪声小得多，测试抗扰度时可采用同样探头，并连到信号发生器输出端（连续射频或瞬态）。但如果探头是仪器专配（不只是简单短路环或导线），首先要检查其功率承受能力是否满足要求。测试时近场探头需贴近器件或PCB板，为了定位“关键探测点”和最大化探头方向 ， 应首先在整个区域进行水平及垂直扫描（使探头在各个方向相互垂直），然后在信号最强区域集中进行扫描。

　　2、电路技术

　　* 对输入和按键采用电平检测（而非边沿检测）

　　* 使用前沿速率尽可能慢且平滑数字信号（不超过失真极限）

　　* 在PCB样板上，允许对信号边沿速度或带宽进行控制（例如，在驱动端使用软铁氧体磁珠或串联电阻）

　　* 降低负载电容，以使靠近输出端集电极开路驱动器便于上拉，电阻值尽量大

　　* 处理器散热片与芯片之间通过导热材料隔离，并在处理器周围多点射频接地。

　　* 电源高质量射频旁路（解耦）在每个电源管脚都是重要。

　　* 高质量电源监视电路需对电源中断、跌落、浪涌和瞬态干扰有抵抗能力

　　* 需要一只高质量看门狗

　　* 决不能在看门狗或电源监视电路上使用可编程器件

　　* 电源监视电路及看门狗也需适当电路和软件技术，以使它们可以适应大多数不测情况，这取决于产品临界状态

　　* 当逻辑信号沿上升/下降时间比信号在PCB走线中传输一个来回时间短时，应采用传输线技术：

　　a 、经验：信号在每毫米轨线长度中传输一个来回时间等于36皮秒

　　b 、为了获得最佳EMC特性，对于比a中经验提示短得多轨线，使用传输线技术。有些数字IC产生高电平辐射，常将其配套小金属盒焊接到PCB地线而取得屏蔽效果。PCB上屏蔽成本低，但在需散热和通风良好器件上并不适用。

　　时钟电路通常是最主要发射源，其PCB轨线是最关键一点，要作好元件布局，从而使时钟走线最短，同时保证时钟线在PCB一面但不通过过孔。当一个时钟必须经过一段长长路径到达许多负载时，可在负载旁边安装一时钟缓冲器，这样，长轨线（导线）中电流就小很多了。这里，相对失真并非重要。长轨线中时钟沿应尽量圆滑，甚至可用正弦波，然后由负载旁时钟缓冲器加以整形。

　　3、不宜采用IC 座

　　IC座对EMC 很不利，建议直接在PCB上焊接表贴芯片，具有较短引线和体积较小IC芯片则更好， BGA及类似芯片封装IC在目前是最好选择。安装在座（更糟是，插座本身有电池）上可编程只读存储器（PROM）发射及敏感特性经常会使一个本来良好设计变坏。因此，应该采用直接焊接到电路板上表贴可编程储存器。

　　带有ZIF座和在处理器（能方便升级）上用弹簧安装散热片母板，需要额外滤波和屏蔽，即使如此，选择内部引线最短表贴ZIF 座也是有好处。