把电容或电感与负载串联起来，即可增加或减少负载的阻抗值，在图表上的点会沿著代表实数电阻的圆圈走动。如果把电容或电感接地，首先图表上的点会以图中心旋转180度，然后才沿电阻圈走动，再沿中心旋转180度。重覆以上方法直至电阻值变成1，即可直接把阻抗力变为零完成匹配。

　　由负载点至来源点加长传输线，在图表上的圆点会沿著图中心以逆时针方向走动，直至走到电阻值为1的圆圈上，即可加电容或电感把阻抗力调整为零，完成匹配。

　　阻抗匹配则传输功率大，对于一个电源来讲，单它的内阻等于负载时，输出功率最大，此时阻抗匹配。最大功率传输定理，如果是高频的话，就是无反射波。对于普通的宽频放大器，输出阻抗50Ω，功率传输电路中需要考虑阻抗匹配，可是如果信号波长远远大于电缆长度，即缆长可以忽略的话，就无须考虑阻抗匹配了。阻抗匹配是指在能量传输时,要求负载阻抗要和传输线的特征阻抗相等,此时的传输不会产生反射,这表明所有能量都被负载吸收了.反之则在传输中有能量损失。高速PCB布线时，为了防止信号的反射，要求是线路的阻抗为50欧姆。这是个大约的数字,一般规定同轴电缆基带50欧姆,频带75欧姆,对绞线则为100欧姆,只是取个整而已,为了匹配方便。

　　阻抗从字面上看就与电阻不一样，其中只有一个阻字是相同的，而另一个抗字呢？简单地说，阻抗就是电阻加电抗，所以才叫阻抗；周延一点地说，阻抗就是电阻、电容抗及电感抗在向量上的和。在直流电的世界中，物体对电流阻碍的作用叫做电阻，世界上所有的物质都有电阻，只是电阻值的大小差异而已。电阻小的物质称作良导体，电阻很大的物质称作非导体，而最近在高科技领域中称的超导体，则是一种电阻值几近于零的东西。但是在交流电的领域中则除了电阻会阻碍电流以外，电容及电感也会阻碍电流的流动，这种作用就称之为电抗，意即抵抗电流的作用。电容及电感的电抗分别称作电容抗及电感抗，简称容抗及感抗。它们的计量单位与电阻一样是奥姆，而其值的大小则和交流电的频率有关系，频率愈高则容抗愈小感抗愈大，频率愈低则容抗愈大而感抗愈小。此外电容抗和电感抗还有相位角度的问题，具有向量上的关系式，因此才会说：阻抗是电阻与电抗在向量上的和。

　　阻抗匹配是指负载阻抗与激励源内部阻抗互相适配，得到最大功率输出的一种工作状态。对于不同特性的电路，匹配条件是不一样的。

　　在纯电阻电路中，当负载电阻等于激励源内阻时，则输出功率为最大，这种工作状态称为匹配，否则称为失配。

　　当激励源内阻抗和负载阻抗含有电抗成份时，为使负载得到最大功率，负载阻抗与内阻必须满足共扼关系，即电阻成份相等，电抗成份只数值相等而符号相反。这种匹配条件称为共扼匹配。

　　在高速设计中，阻抗匹配与否关系到信号质量优劣。阻抗匹配技术可以说是丰富多样，但是在具体系统中怎样才能比较合理应用，需要衡量多个方面因素。例如我们在系统中设计中，很多采用都是源段串连匹配。对于什么情况下需要匹配，采用什么方式匹配，为什么采用这种方式。

　　例如：差分匹配多数采用终端匹配；时钟采用源段匹配；

　　1、 串联终端匹配

　　串联终端匹配理论出发点是在信号源端阻抗低于传输线特征阻抗条件下，在信号源端和传输线之间串接一个电阻R，使源端输出阻抗与传输线特征阻抗相匹配，抑制从负载端反射回来信号发生再次反射.

　　串联终端匹配后信号传输具有以下特点：

　　A 由于串联匹配电阻作用，驱动信号传播时以其幅度50％向负载端传播；

　　B 信号在负载端反射系数接近＋1，因此反射信号幅度接近原始信号幅度50％。

　　C 反射信号与源端传播信号叠加，使负载端接受到信号与原始信号幅度近似相同；

　　D 负载端反射信号向源端传播，到达源端后被匹配电阻吸收；

　　E 反射信号到达源端后，源端驱动电流降为0，直到下一次信号传输。

　　相对并联匹配来说，串联匹配不要求信号驱动器具有很大电流驱动能力。

　　选择串联终端匹配电阻值原则很简单，就是要求匹配电阻值与驱动器输出阻抗之和与传输线特征阻抗相等。理想信号驱动器输出阻抗为零，实际驱动器总是有比较小输出阻抗，而且在信号电平发生变化时，输出阻抗可能不同。比如电源电压为＋4.5VCMOS驱动器，在低电平时典型输出阻抗为37Ω，在高电平时典型输出阻抗为45Ω；TTL驱动器和CMOS驱动一样，其输出阻抗会随信号电平大小变化而变化。因此，对TTL或CMOS电路来说，不可能有十分正确匹配电阻，只能折中考虑。

　　链状拓扑结构信号网路不适合使用串联终端匹配，所有负载必须接到传输线末端。可以看出，有一段时间负载端信号幅度为原始信号幅度一半。显然这时候信号处在不定逻辑状态，信号噪声容限很低。

　　串联匹配是最常用终端匹配方法。它优点是功耗小，不会给驱动器带来额外直流负载，也不会在信号和地之间引入额外阻抗；而且只需要一个电阻元件。

　　2、并联终端匹配

　　并联终端匹配的理论出发点是在信号源端阻抗很小的情况下，通过增加并联电阻使负载端输入阻抗与传输线的特征阻抗相匹配，达到消除负载端反射的目的。实现形式分为单电阻和双电阻两种形式。

　　并联终端匹配后的信号传输具有以下特点：

　　A 驱动信号近似以满幅度沿传输线传播；

　　B 所有的反射都被匹配电阻吸收；

　　C 负载端接受到的信号幅度与源端发送的信号幅度近似相同。

　　在实际的电路系统中，芯片的输入阻抗很高，因此对单电阻形式来说，负载端的并联电阻值必须与传输线的特征阻抗相近或相等。假定传输线的特征阻抗为50Ω，则R值为50Ω。如果信号的高电平为5V，则信号的静态电流将达到100mA。由于典型的TTL或CMOS电路的驱动能力很小，这种单电阻的并联匹配方式很少出现在这些电路中。

　　双电阻形式的并联匹配，也被称作戴维南终端匹配，要求的电流驱动能力比单电阻形式小。这是因为两电阻的并联值与传输线的特征阻抗相匹配，每个电阻都比传输线的特征阻抗大。考虑到芯片的驱动能力，两个电阻值的选择必须遵循三个原则：

　　⑴两电阻的并联值与传输线的特征阻抗相等；

　　⑵与电源连接的电阻值不能太小，以免信号为低电平时驱动电流过大；

　　⑶与地连接的电阻值不能太小，以免信号为高电平时驱动电流过大。

　　并联终端匹配优点是简单易行；显而易见的缺点是会带来直流功耗：单电阻方式的直流功耗与信号的占空比紧密相关；双电阻方式则无论信号是高电平还是低电平都有直流功耗。因而不适用于电池供电系统等对功耗要求高的系统。另外，单电阻方式由于驱动能力问题在一般的TTL、CMOS系统中没有应用，而双电阻方式需要两个元件，这就对PCB的板面积提出了要求，因此不适合用于高密度印刷电路板。

　　当然还有：AC终端匹配；基于二极管的电压钳位等匹配方式。