LVDS器件工作原理如下：

　　其中发送端是一个为3.5mA电流源，产生3.5mA电流通过差分线其中一路到接收端。由于接收端对于直流表现为高阻，电流通过接收端100欧姆匹配电阻产生350mA电压，同时电流经过差分线另一条流回发送端。当发送端进行状态变化时它通过改变流经100欧姆电阻电流方向产生有效'0'和'1'态。

　　LVDS特点是电流驱动模式，低电压摆幅350mV可以提供更高信号传输率，使用差分传输方式可以使信号噪声和EMI都减少：LVDS有以下主要特点：

　　A、低输出电压摆幅(350mV)

　　B、 低信号边缘变化率, dV/dt 0.350V/0.5ns = 0.7V/ns

　　C、差分特征是磁干扰相互抵销，消除共模噪声，减少EMI。

　　2、LVDS信号在PCB上要求

　　在PCB设计上，我们主要关心是阻抗控制和线长。阻抗计算可以通过相关阻抗计算软件算出。在某些大型PCB设计工具中也内嵌了阻抗计算模块（如CADENCEALLEGRO）。

　　保持差分线等长也是设计重点，特别是经过连接器LVDS信号，我们不仅要考虑互联单板线长，更要关心连接器信号排布对线长影响。SKEW是和线长成比例。具体来说有以下九点：

　　1)只要有LVDS信号板最少都要有四层。LVDS信号布在与地平面相邻布线层。例如，对于四层板而言，通常可以按以下进行层排布；LVDS信号层、地层、电源层、其他信号层。

　　2)对于LVDS信号，必须进行阻抗控制（通常将差分阻抗控制在100欧姆）。对于不能控制阻抗PCB布线必须小于500MIL。这样情况主要表现在连接器上，所以在布局时要注意将LVDS器件放在靠近连接器处，让信号从器件出来后就经过连接器到达另一单板。同样，让接收端也靠近连接器，这样就可以保证板上噪声不会或很少耦合到差分线上。

　　3)对LVDS信号和其它信号比如TTL信号，最好使用不同走线层，如果因为设计限制必须使用同一层走线，LVDS和TTL距离应该足够远，至少应该大于3~5倍差分线间距。

　　4)对收发器电源和地进行滤波处理，滤波电容位置应该尽量靠近电源和地管脚，滤波电容值可以参照器件手册。

　　5)对电源和地管脚与参考平面连接应该使用短和粗连线连接。同时使用多点连接。

　　6)保证信号回流路径最短，同时没有相互间干扰。

　　7)对走线方式选择没有限制，微带线和带状线均可，但是必须注意有良好参考平面。对不同差分线之间间距要求间隔不能太小，至少应该大于3~5倍差分线间距。

　　8)对于点到点拓扑，走线阻抗通常控制在100欧，但匹配电阻可以根据实际情况进行调整。电阻精度最好是1％－2％。因为根据经验，10％阻抗不匹配就会产生5％反射。

　　9)对接收端匹配电阻到接收管脚距离要尽量靠近，一般应小于7mm，最大不能超过12mm