在高速和多协议复杂系统中使用了FPGA，就需要努力解决好器件配置、电源管理、IP集成、信号完整性和其他一些关键设计问题。在设计初始阶段就和布局工程师一起工作，共同规划PCB走线、冗余规划、散热问题和信号完整性。FPGA工具可能可以在这些方面提供帮助，并协助你解决这些问题。
可提供最多多功能引脚、I/O标准、端接方案和差分对FPGA在信号分配方面也具有最复杂设计指导原则。尽管AlteraFPGA器件没有设计指导原则，但赛灵思FPGA设计指导原则却很复杂。使用一个电子数据表列出所有计划信号分配，以及它们重要属性，检查制造商块/区域兼容性准则。考虑使用第二个电子数据表制订FPGA布局，以确定哪些管脚是通用、哪些是专用、哪些支持差分信号对和全局及局部时钟、哪些需要参考电压。利用以上两个电子数据表信息和区域兼容性准则，先分配受限制程度最大信号到引脚上，最后分配受限制最小。按照受限制程度重新分配信号总线。在合适地方分配剩余信号。
大多数先进FPGA能够处理速度为数百兆赫兹并行总线和具有工作在千兆赫兹范围串行接口。以这么快速度工作时，你需要了解信号完整性原理，因为高频信号处理会给我们精确简单数字世界带来一连串模拟设计问题。安排一些时间阅读FPGA供应商提供文献。FPGA供应商工具通常可以很好地执行一些基本信号完整性分析，因此你必须完全了解你所获得工具包所有潜能。FPGA可能会由于太多高速SSO而对系统中信号带来严重破坏，因为这会导致称为同时切换噪声噪声。SSN也叫做地反弹或VCC反弹，对于单端标准，SSN是在输出由低到高时提供瞬态电流和由高到低时吸收瞬态电流过程中，由多个输出驱动器同时切换和导致器件电压与系统电压之间变化而引起。
使用较小偏移输出和使用最低电感过孔；通过在合适位置插入延时使得输出信号交替出现。即使已经完成了PCB生产，这个建议仍然可以应用。参考将被连接到FPGA上器件相关资料。对于每个器件，确定最大输入低电压门限。这是FPGA驱动该器件需要最大电压，所以该设备仍然可以检测到一个有效逻辑低状态。同样，还要确定器件可以容忍且能继续工作最大输入负脉冲信号。根据具有相似负载特点网络连接数目和种类对类似FPGA总线进行分组。接着研究每个部分、区域或者块电源和接地引脚数目，还有对于所使用每个I/O标准，每个电源和接地管脚对所允许SSO数目。这些数目可以用于计算每个组总电容负载和每个输出驱动电容，以确定可以容忍SSO最大值。
|
