提高电路可观测性和可控制性，在电路系统设计之初就要充分考虑测试及故障诊断要求，即进行可测性设计。边界扫描技术应用使得电路板上需要测试节点数目减少，用于测试夹具费用减少，比传统ICT测试节省了时间，缩短了产品推向市场周期。另外，边界扫描也支持CPLD、FPGA和Flash 在线编程(ISP)。但是，在现实情况中，真正考虑到边界扫描测试电路设计并不普遍。本文以对一个目标板所作测试工作为例，探讨了在把边界扫描机制引入电路设计前提下，如何增加板级互连故障诊断覆盖率。
边界扫描技术基本思想是在芯片管脚和内部逻辑之间增加了串联在一起移位寄存器组，在边界扫描测试模式下，寄存器单元在相应指令下控制引脚状态，从而对外部互连及内部逻辑进行测试。边界扫描结构定义了4个基本硬件单元：测试存取口(TAP)、TAP控制器、指令寄存器和测试数据寄存器组。其中，TAP一般包括4条测试总线：测试数据输入总线(TDI)、测试数据输出总线(TDO)、测试模式选择总线(TMS)和测试时钟输入总线(TCK)。还有一个可选择测试复位输入端(TRST*)。FAP控制器是边界扫描核心部分，整个测试逻辑都是由它按一定顺序调用。在测试时钟TCK作用下，从TDI加入数据可以在移位寄存器链中移动进行扫描。
在电路设计时，引入边界扫描结构首要考虑问题就是尽可能地选择符合IEEE 1149.1标准器件。目前大部分VLSI器件都带边界扫描结构，而对于小型芯片，在实现功能相同前提下，要尽量选用符合IEEE 1149.1标准。为保证信号完整性，本文对来自测试装置主TAP控制信号进行了缓冲处理，同时用上拉电阻将TDI、TMS信号拉至逻辑1状态，将TCK下拉接地。另外，在最后一个器件TDO和被测板TDO端口之间放置一个20 Ω电阻以衰减反射。缓冲器类型选用要参考电路板上器件电平类型。
|
