串音消除的一种方法是改变一个或多个影响耦合几何参量，例如：线路长度、线路之间距离、电路板分层位置。另一种方法是利用终端，将单线改成多路耦合线。合理设计，多线终端能够取消大部分串音。
    布线和芯片位置关系对串音也有影响。因为後向串音到达接收芯片後反射到驱动芯片，所以驱动芯片位置和性能是非常重要。因为拓扑结构复杂性，反射及其它因素，所以很难解释串音主要受谁影响。如果有多种拓扑结构供选择，最好通过仿真来确定哪种结构对串音影响最小。一个可能减少串音非几何因素是驱动芯片本身技术指标。一般原则是，选择切换时间长驱动芯片，以减少串音干扰。即使串音不严格地和切换时间成正比，降低切换时间仍然会产生重大影响。许多时候，你对驱动芯片技术无法选择，你只能改变几何参量来达到目。 通过终端降低串音众所周知，一根独立、无耦合传输线终端连接匹配阻抗，它就不会产生反射。对於一组传输线，与单根传输线类似，如果终端是与Z0匹配阻抗阵，它矩阵几乎是相同。所需阻抗不必是Z0中值，只要组成阻抗网络与Z0匹配就行。阻抗阵中不仅包括传输线对地阻抗，而且包括传输线之间阻抗。这样一个阻抗阵具有良好性质。首先它可以阻止非耦合线中串音反射。更重要是，它可以消除已经形成串音。
    前向串音受耦合长度影响，所以当你缩短没有耦合关系线路长度时，串音几乎没有减少。再者，如果耦合长度超过驱动芯片下降或上升时延，耦合长度和前向串音线性关系会到达一个饱和值，这时，缩短已经很长耦合线路对减少串音影响甚小。一个合理方法是扩大耦合线路间距离。几乎在所有情况下，分离耦合线路能够大大降低串音干扰。实践证明，後向串音幅值大致和耦合线路间距离平方成反比，即：如果你将这个距离增加一倍，串音降低四分之叁。当後向串音占主要地位时，这个效果更加明显。
    一些印刷电路板设计者仍然不注意分层方法，这在高速电路设计中是个重大失误。分层不但影响传输线性能，例如：阻抗、延迟和耦合，而且电路工作易於失常，甚至改变。另外一个容易忽略因素是层选择。很多时候，前向串音是微带电路中主要串音干扰。但是，如果设计合理，布线层位於两个电源层之间，这样就很好地平衡了容性耦合和感性耦合，具有较低幅值後向串音便成为主要因素。